针对 DDR5 串行存在检测 (SPD) 的多通道I3C 总线解码
串行存在检测（SPD）是一种自动获取 DDR3/4/5 内存模块信息的标准方法. 当一个系统接通电源时，它会通过识别不同的硬件组件开始自动配置系统。 串行存在检测（SPD）是 DDR3/4/5 中的一项功能，可使电子系统了解 DDR 内存的详细信息及其定时信息。 DDR3/4 内存模块使用 SM bus提供这个信息。 对于最新的超高速内存，DDR5 使用低压信号（1V）I3C 接口来读取内存详细信息及其定时信息。 Fig 1. 基于 DDR5 的系统设计中的典型 I3C 总线架构 典型的 I3C 总线结构如图 1 所示. 当主机控制器使用串行存在检测 – SPD5 集线器连接 DDR5 模块 在设计和测试阶段，使用示波器监控这种架构中的所有 I3C 总线是非常具有挑战性的。 调试这些设计的一些关键要求如下： 需要能在 1V 信号幅度下工作的逻辑分析仪。 需要可以同时获取不同的 I3C 逻辑活动。 需要可以对不同的速率运行的I3C总线进行解码，频率从 100KHz 到 12.5MHz 不等 监控 I3C 总线中的特定事件 Prodigy Technovations 在现有的逻辑分析仪上开发了业内首个多通道 […]
